X hits on this document

55 views

0 shares

0 downloads

0 comments

6 / 21

Page 7

Projet d'Electronique Numérique

EL KHAZEN Karim / LE FLOHIC Patrice

LE TEMPORISATEUR:

Le temporisateur a été réalisé en utilisant les spécificités du composant FPGA: nous avons adopté, compte tenu des temporisations demandées, un compteur 8 bits. En effet, le délai le plus long est de 40 périodes d'horloges, soit 25 +23: ce qui nécessiterait soit deux compteurs quatre bits, soit un seul de 8 bits. Le composant nous fournit directement en librairie un compteur de 8 bits.

Schéma du temporisateur:

Si l'une des entrées DelaiOrange, DélaiParking, DelaiAvenue est dans l'état 1 lors de l'application d'un front actif d'horloge, ce front provoque le passage à 0 de la sortie DélaiExpiré.

Document info
Document views55
Page views55
Page last viewedSat Dec 03 04:52:22 UTC 2016
Pages21
Paragraphs248
Words1882

Comments