X hits on this document

433 views

0 shares

0 downloads

0 comments

58 / 145

FACULTATEA: AUTOMATICĂ ŞI CALCULATOARE

DOMENIUL / SPECIALIZAREA: CALCULATOARE ŞI TEHNOLOGIA INFORMAŢIEI

Anul de studii: III

Semestrul: 1

Titularul cursului: prof. dr. ing. Mircea Vlăduţiu

Colaboratori: ş.l. dr. ing. Lucian Prodan, ş.l. dr. ing. Mihai Udrescu, as. ing. Versavia Ancuşa, prep. ing. Alexandru Amaricăi, prep. ing. Oana Boncalo

Numar de ore/saptamana/Verificarea/Credite

Curs

Seminar

Laborator

Proiect

Examinare

Credite

2

0

1

1

Examen scris

5

A. OBIECTIVELE CURSULUI

Cursul se concentreaza asupra modelelor si metodelor utilizate in analiza si designul sistemelor tolerante la defecte si a sistemelor cu fiabilitate ridicata. Toleranta la defecte constituie un obiectiv primordial in implementarea sistemelor specializate pe aplicatii precum retelele de comunicatii si controlul zborului. Cursul urmareste familiarizarea cu conceptele de baza si state-of-the-art conexe analizei si designului sistemelor tolerante la defecte. Vor fi studiate sisteme tolerante la defecte existente, impreuna cu tehnicile aplicate. Aspecte practice ale tolerantei la defectare vor fi observate prin intermediul lucrarilor practice de laborator, a modelarilor si simularilor in VHDL.

B. SUBIECTELE CURSULUI

Capitolul 1. Metrici de evaluare a performantei in sistemele de calcul

1.1 Tendinte in tehnologia si utilizarea sistemelor de calcul

1.2. Masurarea performantei. Programe benchmark

1.3 Principii cantitative in designul sistemelor de calcul

1.4. Performanta procesorului si componentele sale

1.5. Ierarhii de memorii swi implicatia acestora in performanta

Capitolul 2. Controlul pipeline in sistemele de calcul

2.1. Prezentare generală

2.2. O arhitectură DLX cu pipeline

2.3. Problemele fundamentale: hazardurile

2.4. Hazardul structural

2.5 Hazardul de date

2.6. Hazardul de control

2.7. Excepţii în DLX

2.8. Extinderea pipeline-ului pentru operaţii multiciclu

2.9. Probleme de design privind setul de instrucţii

2.10. Pipeline-ul MIPS R4000

2.11. Concluzii

Capitolul 3. Memorii cache si ierarhii de memorii

3.1. Memorii cache

3.1.1. Replasarea blocurilor şi probleme specifice. Structura cache la Alpha AXP 21064

3.1.3. Criterii de performanţă. Ameliorarea performanţei cache-urilor

3.2. Reducerea cache misses

3.2.1. Mărirea dimensiunii blocurilor VS mărirea asociativităţii

3.2.3. Victim cache si cache set-asociativ

3.2.5. Hardware pre-fetching pentru instrucţii şi date

3.2.6. Optimizări de compilator

3.3. Reducerea cache miss penalty

3.4. Reducerea hit time

3.5. Memoria principală. Tehnologii si organizare

3.6. Memoria virtuală. Replasarea blocurilor de memorie si translatarea adreselor

3.7. Protecţia în memoria virtuală

3.8. Ierarhia de memorie la Alpha AXP 21064

C. SUBIECTELE APLICATIILOR (laborator, seminar, proiect)

EE.

Alocarea resurselor hardware în timpul execuţiei unei secvenţe de cod. Identificarea situaţiilor de dependenţă.

FF.

Prezentarea pipeline-ului DLX pentru operaţii cu întregi şi identificarea hazardurilor.

Document info
Document views433
Page views433
Page last viewedTue Jan 17 21:17:32 UTC 2017
Pages145
Paragraphs4938
Words34649

Comments